IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of: Takayoshi YOSHIDA

Serial Number: Not Yet Assigned

Filed: September 22, 2003

Customer No.: 23850

For:

DEVICE FOR DRIVING LUMINESCENT DISPLAY PANEL

CLAIM FOR PRIORITY UNDER 35 U.S.C. 119

Commissioner for Patents P. O. Box 1450 Alexandria, VA 22313-1450

September 22, 2003

Sir:

The benefit of the filing date of the following prior foreign application is hereby requested for the above-identified application, and the priority provided in 35 U.S.C. 119 is hereby claimed:

Japanese Appln. No. 2002-278928, filed on September 25, 2002.

In support of this claim, the requisite certified copy of said original foreign application is filed herewith.

It is requested that the file of this application be marked to indicate that the applicant has complied with the requirements of 35 U.S.C. 119 and that the Patent and Trademark Office kindly acknowledge receipt of said certified copy.

In the event that any fees are due in connection with this paper, please charge our Deposit Account No. <u>01-2340</u>.

Respectfully submitted,

ARMSTRONG/WESTERMA

& HATTORI, LLP

Atty. Docket No.: 031180

Suite 1000, 1725 K Street, N.W.

Washington, D.C. 20006

Tel: (202) 659-2930 Fax: (202) 887-0357

WFW/yap

Williamir. Western Reg. No. 29,988

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 9月25日

出 願 番 号

Application Number:

特願2002-278928

[ST.10/C]:

[JP2002-278928]

出 願 人
Applicant(s):

東北パイオニア株式会社

2003年 3月18日

特許庁長官 Commissioner, Japan Patent Office



特2002-278928

【書類名】 特許願

【整理番号】 57P0280

【提出日】 平成14年 9月25日

【あて先】 特許庁長官 太田 信一郎 殿

【国際特許分類】 G09G 3/30

G09F 9/30

【発明者】

【住所又は居所】 山形県米沢市八幡原四丁目3146番地7 東北パイオ

ニア株式会社 米沢工場内

【氏名】 吉田 孝義

【特許出願人】

【識別番号】 000221926

【氏名又は名称】 東北パイオニア株式会社

【代理人】

【識別番号】 100101878

【弁理士】

【氏名又は名称】 木下 茂

【手数料の表示】

【予納台帳番号】 063692

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0102484

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 発光表示パネルの駆動装置

【特許請求の範囲】

【請求項1】 発光素子と、前記発光素子を点灯駆動する駆動用TFTと、前記駆動用TFTのゲート電圧を制御する制御用TFTと、前記発光素子の発光動作を維持するために該発光素子に対して順方向の電流を供給すると共に、前記発光素子に対して前記順方向とは逆のバイアス電圧を印加することができる電源回路とを備えた発光表示パネルの駆動装置であって、

前記電源回路が、基準電位に対して正電位と負電位の各電源電圧レベルをそれ ぞれ出力するものであり、前記発光素子に対して順方向の電流を供給する状態に おいては、前記発光素子の陽極として機能する一方に正電位の電源電圧レベルを 、また、前記発光素子の陰極として機能する他方に負電位の電源電圧レベルを供 給し、

前記発光素子に対して逆バイアス電圧を印加する状態においては、前記発光素子の陽極として機能する一方に負電位の電源電圧レベルを、また、前記発光素子の陰極として機能する他方に正電位の電源電圧レベルを供給するように成され、

かつ、少なくとも前記駆動用TFTと制御用TFTとが、同一チャンネルのT FTで構成されていることを特徴とする発光表示パネルの駆動装置。

【請求項2】 前記正電位の電源電圧レベルおよび負電位の電源電圧レベルを択一的に選択する第1スイッチ手段と、前記第1スイッチ手段による正電位の電源電圧レベルの選択状態において、前記負電位の電源電圧レベルを選択すると共に、前記第1スイッチ手段による負電位の電源電圧レベルの選択状態において、前記正電位の電源電圧レベルを選択する第2スイッチ手段とが具備され、前記第1スイッチ手段と第2スイッチ手段の間に、前記発光素子が配列されていることを特徴とする請求項1に記載の発光表示パネルの駆動装置。

【請求項3】 前記駆動用TFTと制御用TFTとは、共にPチャンネル型TFTであることを特徴とする請求項1または請求項2に記載の発光表示パネルの駆動装置。

【請求項4】 前記駆動用TFTによる発光素子の点灯駆動状態を維持する

電荷蓄積用のコンデンサ備えられ、前記コンデンサに蓄積された電荷によるコンデンサの端子電圧が前記駆動用TFTのゲートに供給されるように構成したことを特徴とする請求項1ないし請求項3に記載の発光表示パネルの駆動装置。

【請求項5】 前記コンデンサにおける電荷を消去可能にするTFTをさら に備えたことを特徴とする請求項4に記載の発光表示パネルの駆動装置。

【請求項6】 前記コンデンサにおける電荷を消去可能にするTFTを各画素ごとに備えたことを特徴とする請求項5に記載の発光表示パネルの駆動装置。

【請求項7】 前記発光素子の点灯駆動制御手段として、コンダクタンスコントロール方式、カレントミラー方式、電流プログラミング方式、電圧プログラミング方式、スレッショルド電圧補正方式のいずれかを採用したことを特徴する請求項1ないし請求項4のいずれかに記載の発光表示パネルの駆動装置。

【請求項8】 前記駆動用TFTに対して並列接続されて、逆バイアス電圧の印加状態で導通状態となる素子を備えたことを特徴とする請求項1ないし請求項7のいずれかに記載の発光表示パネルの駆動装置。

【請求項9】 前記逆バイアス電圧の印加状態で導通状態となる素子が、ダイオードであることを特徴とする請求項8に記載の発光表示パネルの駆動装置。

【請求項10】 前記発光素子は、有機化合物を発光層に用いた有機EL素子により構成したことを特徴とする請求項1ないし請求項9のいずれかに記載の発光表示パネルの駆動装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、画素を構成する発光素子をTFT (Thin Film Transistor)によってアクティブ駆動させる発光表示パネルの駆動装置に関し、特に前記発光素子に対して駆動用TFTを介して効果的に逆バイアス電圧を印加することができる発光表示パネルの駆動装置に関する。

[0002]

【従来の技術】

発光素子をマトリクス状に配列して構成される表示パネルを用いたディスプレ

イの開発が広く進められている。このような表示パネルに用いられる発光素子として、有機材料を発光層に用いた有機EL(エレクトロルミネッセンス)素子が注目されている。これはEL素子の発光層に、良好な発光特性を期待することができる有機化合物を使用することによって、実用に耐えうる高効率化および長寿命化が進んだことも背景にある。

[0003]

かかる有機EL素子を用いた表示パネルとして、EL素子を単にマトリクス状に配列した単純マトリクス型表示パネルと、マトリクス状に配列したEL素子の各々に、TFTからなる能動素子を加えたアクティブマトリクス型表示パネルが提案されている。後者のアクティブマトリクス型表示パネルは、前者の単純マトリクス型表示パネルに比べて、低消費電力を実現することができ、また画素間のクロストークが少ない等の特質を備えており、特に大画面を構成する高精細度のディスプレイに適している。

[0004]

図1は、従来のアクティブマトリクス型表示パネルにおける1つの画素10に対応する回路構成の一例を示している。なお、以下に説明する各TFTにおけるソースおよびドレインの各端子は、その両端子に印加される電圧次第で、動作的にソースとしてまたドレインとして機能することになる。したがって、以下においてはソースおよびドレインとしての各表現は説明の便宜上において、仮に定めた呼称として扱うことにし、各回路例における実際の動作状態においては、その機能が前記呼称とは異なる(反転する)場合もある。

[0005]

図1において制御用TFT11のゲートGは走査線(制御ラインA1)に接続され、ソースSはデータ線(データラインB1)に接続されている。また、この制御用TFT11のドレインDは、駆動用TFT12のゲートGに接続されると共に、電荷保持用のコンデンサ13の一方の端子に接続されている。そして、駆動用TFT12のソースSは前記コンデンサ13の他方の端子に接続されると共に、パネル内に形成された共通陽極16に接続されている。また駆動用TFT12のドレインDは、有機EL素子14の陽極に接続され、この有機EL素子14

の陰極は、パネル内に形成された共通陰極17に接続されている。

[0006]

図2は、図1に示した各画素10を担う回路構成を、表示パネル20に配列した状態を模式的に示したものであり、各制御ラインA1~Anと、各データラインB1~Bmとの交差位置の各々において、図1に示した回路構成の各画素10がそれぞれ形成されている。そして、前記した構成においては、駆動用TFT12の各ソースSが図2に示された共通陽極16にそれぞれ接続され、各EL素子14の陰極が同じく図2に示された共通陰極17にそれぞれ接続された構成とされている。

[0007]

この状態において、図1における制御用TFT11のゲートGに制御ラインを介してオン電圧が供給されると、TFT11はソースSに供給されるデータラインからの電圧に対応した電流を、ソースSからドレインDに流す。したがって、TFT11のゲートGがオン電圧の期間に、前記コンデンサ13が充電され、その電圧が駆動用TFT12のゲートGに供給されて、TFT12にはそのゲート電圧とソース電圧に基づいた電流を、ドレインDからEL素子14を通じて共通陰極17に流し、EL素子14を発光させる。

[0008]

またTFT11のゲートGがオフ電圧になると、TFT11はいわゆるカットオフとなり、TFT11のドレインDは開放状態となるものの、駆動用TFT12はコンデンサ13に蓄積された電荷によりゲートGの電圧が保持され、次の走査まで駆動電流を維持し、EL素子14の発光も維持される。なお、前記した駆動用TFT12には、ゲート入力容量が存在するので、前記したコンデンサ13を格別に設けなくても、前記と同様な動作を行わせることが可能である。

[0009]

図1および図2に示した従来例においては、画素を構成する駆動用TFT12 とEL素子14との直列回路が、すべて共通陽極16と共通陰極17との間に接 続されたいわゆる単色発光の表示パネルの例を示している。しかしながら、以下 に説明するこの発明にかかる発光表示パネルの駆動装置においては、単色発光の 表示パネルは勿論のこと、むしろR(赤)、G(緑)、B(青)の各発光画素(サブピクセル)を備えた例えばフルカラーの発光表示パネルに好適に採用されるものである。したがって、この場合には前記したような共通陽極16および共通陰極17を利用することなく、R,G,Bのサブピクセルに対応してそれぞれ分離した陽極ラインまたは陰極ラインを備えた構成が採用される。

[0010]

なお、前記した有機EL素子は、電気的にはダイオード特性を有する発光エレメントと、これに並列に接続された静電容量(寄生容量)を有していることは周知のとおりであり、また、有機EL素子は前記ダイオード特性の順方向電流にほぼ比例した強度で発光することが知られている。さらに、前記EL素子には、発光に関与しない逆方向の電圧(逆バイアス電圧)を逐次印加することで、EL素子の寿命を延ばすことができることが経験的に知られている。

[0011]

それ故、発光させるべきEL素子を指定する例えばアドレス期間内に、順方向とは逆方向の極性のバイアス電圧をEL素子に印加するように構成した発光表示パネルの駆動装置が、特許文献1に開示されている。また、前記アドレス期間の終了時点から始まる第1サブフィールド(SF1)のEL素子の点灯期間において、全てのEL素子に対して同時に逆バイアス電圧を印加する期間(Tb)を設定した発光表示パネルの駆動装置も、特許文献2に開示されている。

[0012]

【特許文献1】

特開2001-109432号公報(段落番号0005~0007の欄、図5 および図6等)

【特許文献2】

特開2001-117534号公報(段落番号0020~0023の欄、図8 および図10等)

[0013]

【発明が解決しようとする課題】

ところで、前記した電流駆動型の発光素子をアクティブマトリックス駆動する

ためには、相当の電子移動度が必要であるといわれており、これを駆動するために一般的にはポリシリコンTFTが使用されている。そして、駆動用のTFT12においては、EL素子14の構造上の理由などからPチャンネル型を使用し、制御用TFT11においては、小さい保持容量で所定の保持時間を確保するために、オフ時のリーク電流が小さいNチャンネル型を使用する構成が一般的に採用されている。前記したPチャンネルおよびNチャンネルのTFTの組み合わせを採用し、かつEL素子に対して逆バイアス電圧を印加することができる構成を考えた場合、例えば図3〜図7に示すような各画素の回路構成を挙げることができる。なお、以下に説明する図3〜図7においては、図1に示した各素子に相当する素子を同一符号で示している。

[0014]

まず、図3はすでに図1に基づいて説明した画素構成と同様のいわゆるコンダクタンスコントロール方式と呼ばれるものである。そして、EL素子14の陰極側の電位をスイッチS1により選択することで、EL素子14に対して順方向電圧、または逆バイアス電圧を供給するように構成されている。この場合、EL素子14に対して順方向電圧を加える場合には、駆動用のTFT12のソースとEL素子14の陰極間の電位が15V程度に設定される。それ故、図3に示したVHanodの電位は10V、またVLcathの電位は-5V程度に設定される。これにより図3に示すスイッチS1の状態において、EL素子14に対して順方向電圧を印加することができる。

[0015]

一方、図3に示した回路構成において、EL素子14に対して逆バイアス電圧を供給する場合においては、スイッチS1は図とは逆方向に切り換えられ、VHbbが選択される。この場合、VHbbの電位は前記したVHanodの電位である10Vに対して、さらに高電位の電圧源を用意する必要が生ずる。因みに駆動用のTFT12のソースとEL素子14の陰極間に15Vの逆バイアス電圧を印加しようとするならば、前記VHbbの電圧レベルは25V必要になる。

[0016]

次に図4は、デジタル階調を実現させる3TFT方式の画素構成の例を示すも

のである。この図4に示す構成においては、消去用TFT21が備えられており、EL素子14の点灯期間の途中において、この消去用TFT21をオン動作させることで、コンデンサ13の電荷を放電させることができる。これにより、EL素子14の点灯期間を制御する階調駆動を実現させることができる。この図4の構成においても、EL素子14の陰極側の電位をスイッチS1により選択することで、EL素子14に対して順方向電圧、または逆バイアス電圧を供給するように構成されている。

[0017]

この図4に示した回路構成においても、駆動用のTFT12のソースとEL素子14の陰極間に、例えば15Vの逆バイアス電圧を印加しようとするならば、図3に示した構成と同様に、前記VHbbとして25Vの電圧レベルを生成する電源が必要になる。

[0018]

このようにVHbbとして示した25Vもの比較的高いレベルの電源電圧を確保することは、例えば携帯用機器への搭載を考えた場合、得策ではない。また、この種のアクティブマトリックスパネルを点灯駆動させるには、駆動用TFTに流れる電流を制御する信号のほかに、制御用TFTを制御する信号など数多くの電源電圧が必要になる。特に前記したように携帯用機器への搭載を考えた場合には、実装スペースと消費電力の点から、電源電圧の数はできる限り少なくして、これらが共用できるようにすることが望まれる。

[0019]

そこで、図5および図6に示すように切り換えスイッチS1 (以下、これを第 1 スイッチとも言う)に加えて、さらに切り換えスイッチS2 (以下、これを第 2 スイッチとも言う)を備え、E L素子1 4に対して順方向電流を加える場合には、駆動用のTFT12のソースに第2 スイッチS2を介してV Hanod=10Vを、またE L素子1 4の陰極に第1 スイッチS1を介してV L cath=-5Vを印加することで、順方向電圧を15Vとすることができる。

[0020]

また、EL素子14に対して逆バイアス電圧を加える場合には、前記VHanod

=10V、およびVLcath=-5Vの両電源を利用して、駆動用のTFT12のソースに第2スイッチS2を介してVLcath=-5Vを、EL素子14の陰極に第1スイッチS1を介してVHanod=10Vを印加することで、EL素子14に対して15Vの逆バイアス電圧を印加させることができる。これにより、図3および図4に基づいて説明したVHbb=25Vのような、他に比較して相当に高い電圧レベルの電源を省略することができる。

[0021]

さらには、前記した説明の範囲においては順方向電圧および逆バイアス電圧として共に15Vの電位差を確保する場合に、絶対値で10Vおよび5Vの電源を用意することでこれを達成することができ、表示パネルをより一層低電圧の電源回路で駆動することが可能になる。

[0022]

ところで、前記したようにスイッチ S1 , S2 を利用し、順方向ドライブ時、 および逆バイアス電圧の印加時に正負の各電源を切り換えて供給するように制御 した場合には、以下のような問題点が発生し、特に逆バイアス電圧の印加時にお いてE L 素子 1 4 に対して有効に逆バイアス電圧を加えることが困難になるとい う現象が発生する。

[0023]

[0024]

なお、前記したようにTFT12をオンさせるために基準電位点であるアース

電位をゲート電圧として利用できる場合は、例えばVHanod電圧でEL素子の発 光輝度を調整し、階調方式が時間階調などのデジタル階調を行う場合に採用され る。例えばVLcont電圧で発光輝度を調整し、デジタル階調を行う場合や、アナ ログ階調の場合は、TFT12のゲート電圧として、0V~10Vの間をとるこ とになる。したがって、以下においては、VHanod電圧でEL素子の発光輝度を 調整し、階調方式が時間階調などのデジタル階調を行う前者の構成を採用した場 合を前提にして説明する。

[0025]

ここで、制御用TFT11は前記したとおりNチャンネルであるため、前記VHdataおよびVLdataを選択的に駆動用TFTのゲートに供給させるためには、制御用TFT11のゲートには、VHdata=10Vに対して少なくとも2Vのスレッショルド電圧を加えた12Vの制御電圧(VHcont)を供給することが必要になる。また、非走査時においては制御用TFT11のゲートには基準電位点であるアース電位(=0V)をそのまま利用することで、制御用TFT11をオフ状態にすることができる。したがって制御用TFT11のゲートに供給される制御ライン信号電圧としては、VHcont=12V、およびVLcont=0Vに設定することが望ましい。

[0026]

ここで、EL素子14への順方向電圧の印加状態から、逆バイアス電圧を印加する切り換え時においては、コンデンサ13の電荷を放電させるリセット操作が実行される。すなわち、順方向電圧の印加状態においては、コンデンサ13の一方の端子aには、VHanod=10Vが印加されている。そこで、制御ラインに対してVHcont=12Vを供給し、この時データラインにVHdata=10Vを供給すると、コンデンサ13の他方の端子bには制御用TFT11を介して10V(=VHdata)が印加される。したがって、この瞬間にコンデンサ13の両端電圧は同電位になされ、電荷は放電(リセット)される。その後、VLcont=0Vを供給し、制御用TFT11をオフ状態にする。

[0027]

続いて、図5に示す切り換えスイッチ S1, S2 は、図とは逆方向に切り換え

られ、駆動用TFT12のソースにVLcath=-5Vが供給され、EL素子14の陰極にはVHanod=10Vが供給される。この瞬間において電荷が放電状態の前記コンデンサ13を介して、端子bは-5Vに引き込まれる。この時、制御用TFT11のドレインも-5Vに引き込まれ、そのゲート電圧に対して十分に低電圧になされた制御用TFT11のドレインは、実質的にソースとして機能することになる。それ故、制御用TFT11はNチャンネルであるために、前記したバイアスの関係で、瞬時の間オン状態になされる。それ故、制御用TFT11を介して駆動用TFT12のゲート電位は、-5Vから引き上げられ極端な場合は+10V近辺にまで引き上げられる場合もある。

[0028]

また、駆動用TFT12においては、前記した切り換えスイッチS1, S2の切り換えにより、ソースとドレインの機能が反転しており、機能が反転したソース電位 (VHanod=10V) に近いゲート電圧が印加される結果、駆動用TFT12はオフ状態に陥る。この結果、EL素子14に対して効果的に逆バイアス電圧を印加することが不可能になり、EL素子の寿命を延ばすという効果を半減させてしまうという問題が残される。

[0029]

一方、本件出願人は駆動用TFTに対してダイオードを並列接続し、逆バイアス電圧の印加時に導通状態となる前記ダイオードの作用により、EL素子14に対して効果的に逆バイアス電圧を印加する回路構成について、特願2002-230072号として出願している。図7は図6に示した回路構成に、さらに前記ダイオード18を加えた回路構成を示している。この図7に示す構成によると、スイッチS1, S2が図の状態とは逆に切り換えられて、EL素子14に対して逆バイアス電圧が印加された場合、ダイオード18が導通状態となる。これにより、EL素子14に対して効果的に逆バイアス電圧を加えることができる。

[0030]

ところが、図7に示す回路構成によると、EL素子14に対して逆バイアス電圧を印加した状態においては、TFT21, TFT11はNチャンネルであるために、共にオン状態となり、VL cathとVH dataまたはVL dataが短絡状態とな

る不具合が発生する。

[0031]

この発明は、前記した幾つかの技術的な問題点に着目してなされたものであり、EL素子に対して逐次逆バイアス電圧を供給するように構成した発光表示パネルにおいて、EL素子に対して駆動用TFTを介して効果的に逆バイアス電圧を印加することができる発光表示パネルの駆動装置を提供することを課題とするものである。加えて、この発明は電源回路より比較的低電圧の電圧レベルの供給を受けて発光駆動することができる発光表示パネルの駆動装置を提供することを課題とするものである。さらにこの発明は、例示したような回路構成において、前記したような短絡状態となるような不具合の発生を防止することができる発光表示パネルの駆動装置を提供することを課題とするものである。

[0032]

【課題を解決するための手段】

前記した課題を解決するためになされたこの発明にかかる駆動装置は、請求項1に記載のとおり、発光素子と、前記発光素子を点灯駆動する駆動用TFTと、前記駆動用TFTのゲート電圧を制御する制御用TFTと、前記発光素子の発光動作を維持するために該発光素子に対して順方向の電流を供給すると共に、前記発光素子に対して前記順方向とは逆のバイアス電圧を印加することができる電源回路とを備えた発光表示パネルの駆動装置であって、前記電源回路が、基準電位に対して正電位と負電位の各電源電圧レベルをそれぞれ出力するものであり、前記発光素子に対して順方向の電流を供給する状態においては、前記発光素子の陽極として機能する一方に正電位の電源電圧レベルを、また、前記発光素子の陰極として機能する他方に負電位の電源電圧レベルを供給し、前記発光素子の陰極として機能するでありて、前記発光素子の陰極として機能するでありて、前記発光素子の陰極として機能するでありて、前記発光素子の陰極として機能するでありて、前記発光素子の陰極として機能するである。

[0033]

【発明の実施の形態】

以下、この発明にかかる発光表示パネルの駆動装置について、図に示す実施の 形態に基づいて説明する。なお、以下の説明においてはすでに説明した各図に示 された各部(素子)に相当する部分(素子)を同一符号で示しており、したがっ て個々の機能および動作については適宜説明を省略する。

[0034]

図8は、その第1の実施の形態を示したものであり、1つの画素10に対応する回路構成を示している。この第1の実施の形態においては、すでに説明したコンダクタンスコントロール方式による駆動手段を利用したものであり、図5に示す構成と対比すると、制御用TFT11としてPチャンネルが用いられている。すなわち、この実施の形態においては、駆動用TFT12と制御用TFT11とは、共にPチャンネル型のTFTが用いられている。そして、図8に示す実施の形態においても、VHanod=10V、VLcath=-5Vの電源電圧が利用されるように構成されている。

[0035]

そして、EL素子14に対して順方向電流を流す場合においては、第1スイッチS1は図に示すように、負電位の電源電圧レベル(VLcath=-5V)を選択すると共に、第2スイッチS2は図に示すように、正電位の電源電圧レベル(VHanod=10V)を選択するようになされる。また、EL素子14に対して逆バイアス電圧を印加する場合においては、第1スイッチS1は図とは逆方向に切り換えられて、正電位の電源電圧レベル(VHanod=10V)を選択すると共に、第2スイッチS2は図とは逆方向に切り換えられて、負電位の電源電圧レベル(VLcath=-5V)を選択するようになされる。

[0036]

一方、図8に示す回路構成において駆動用TFT12をオン・オフ制御させるに必要なTFT12のゲート電圧を考えた場合、駆動用TFT12はPチャンネルであるため、これをオフ状態とするためには最低で10Vの電位が必要になる。またTFT12をオンさせるには、基準電位点であるアース電位(=0V)をそのまま利用することができる。したがって制御用TFT11のソースに供給さ

れるデータ信号電圧としては、VH data = 10V、およびVL data = 0Vに設定することが望ましく、これは図5に示した例と同様である。

[0037]

一方、この実施の形態にかかる制御用TFT11は、前記したとおりPチャンネルであるため、前記VHdata=10VおよびVLdata=0Vを、選択的に駆動用TFTのゲートに供給させるためには、制御用TFT11のゲート電圧として、VHcont=10Vと、VLcont=-5Vの組み合わせを利用することができる。この各電圧レベルは、前記VHanodとVLcathに用いられる電圧レベルをそのまま利用することができる。

[0038]

これにより、VHdata=10Vと、VHcont=10Vの組み合わせで制御用TFT11をオフに、またVHdata=10Vと、VLcont=-5Vの組み合わせで制御用TFT11をオンさせることができる。さらにVLdata=0Vと、VHcont=10Vの組み合わせで制御用TFT11をオフに、またVLdata=0Vと、VLcont=-5Vの組み合わせで制御用TFT11をオンさせることができる。

[0039]

ここで、E L素子14への順方向電圧の印加状態から、逆バイアス電圧を印加する切り換え時においては、前記した例と同様にコンデンサ13の電荷を放電させるリセット操作が実行される。これはE L素子14に逆バイアス電圧を印加した時に、駆動用TFT12をオン状態に制御することで、E L素子14に対する逆バイアス電圧の印加効果を高めるためになされる。

[0040]

そして、EL素子14に対して順方向電圧が印加された状態においては、コンデンサ13の一方の端子aには、V Hanod = 10 Vが印加されている。そこで、制御ラインに対してV L cont = -5 V を供給し、この時データラインにV H data = 10 V を供給すると、コンデンサ13 の他方の端子b には制御用T F T 11 を介して10 V (= V H data) が印加される。したがって、この瞬間にコンデンサ13 の両端電圧は同電位になされ、電荷は放電(リセット)される。その後、V H cont = 10 V を供給し、制御用T F T 11 をオフ状態とする。

[0041]

続いて、図8に示す切り換えスイッチS1, S2は、図とは逆方向に切り換えられ、駆動用TFT12のソースにVLcath=-5Vが供給され、EL素子14の陰極にはVHanod=10Vが供給される。この瞬間において電荷が放電状態の前記コンデンサ13を介して、端子bは-5Vに引き込まれる。この時、制御用TFT11のドレインも-5Vに引き込まれるものの、制御用TFT11はPチャンネルであるがため、カットオフ状態を維持する。

[0042]

これにより、駆動用TFT12のゲートには、前記した-5Vが確実に印加されることになり、駆動用TFT12はオン状態になされる。したがって、EL素子14には駆動用TFT12を介して、効果的に逆バイアス電圧が印加され、これによりEL素子の寿命を延ばすことが可能となる。

[0043]

なお、前記の説明においては、VLconteVLcathと同一電圧の-5Vとしているが、実施例として示していないが各ドライバー部の電源として例えば-2Vが用意されている。したがって、VLcontとして、前記-2Vの電源電圧を利用することもできる。

[0044]

以上説明した図8に示す実施の形態によると、EL素子に対する逆バイアス電圧の印加時においては、駆動用TFT12をオン状態とすることができるので、 駆動用TFTを介してEL素子14に対して効果的に逆バイアス電圧を加えることができ、素子の長寿命化を図ることができる。また、EL素子に対する順方向電流の供給および逆バイアス電圧の供給を、絶対値の低い電源電圧の組み合わせにより実現することができる。

[0045]

次に図9は、この発明にかかる第2の実施の形態について1つの画素10に対応する回路構成で示している。この図9に示す構成においても、すでに説明した図6に示す構成と同様に、デジタル階調駆動を実現する3TFT方式による駆動手段を利用したものであり、図6に示す構成と対比すると、制御用TFT11と

してPチャンネルが用いられている。すなわち、この実施の形態においても、駆動用TFT12と制御用TFT11とは、共にPチャンネル型のTFTが用いられており、さらに階調表現を行うための消去用TFT21においてもPチャンネル型のTFTが用いられている。

[0046]

この構成によると、駆動用TFT12と制御用TFT11との動作関係は、図8に示した構成と同様に作用し、EL素子14には駆動用TFT12を介して、効果的に逆バイアス電圧を印加させることができる。この逆バイアス電圧の印加状態においては、消去用TFT21のゲートに、例えば基準電位(0V)を印加させることでカットオフ状態を維持させることができ、駆動用TFT12のオン状態に影響を与えることはない。

[0047]

また、前記消去用TFT21は、EL素子14に順方向電流が流されている発 光可能な期間において、そのゲートに例えば10Vの電源電圧を印加することで カットオフ状態とすることができる。そして、ELの素子発光可能な期間の途中 において、消去用TFT21のゲートに基準電位(0V)を与えることでオン動 作させることができ、これにより効果的に階調制御を行なわせることができる。 したがって、図9に示す構成によると、新たに格別の電源(電圧)を設けること なく、EL素子の点灯動作並びに効果的な逆バイアスの印加動作を実行させるこ とができる。

[0048]

この図9に示す実施の形態においても、E L 素子に対する逆バイアス電圧の印加時においては、駆動用TFT12をオン状態とすることができるので、駆動用TFTを介してE L 素子に対して効果的に逆バイアス電圧を加えることができ、素子の長寿命化を図ることができる。また、E L 素子14に対する順方向電流の供給および逆バイアス電圧の供給を、絶対値の低い電源電圧の組み合わせにより実現することができる。さらに図9に示す実施の形態においては、制御用TFT11、駆動用TFT12、消去用TFT21として、共にPチャンネルのTFTを利用したことで、消去用TFT21のゲート電圧として、前記したように既存

の10Vまたは基準電位点である0Vを印加させることで、効果的に階調制御を 行なわせることが可能である。

[0049]

図10は、この発明にかかる第3の実施の形態について1つの画素10に対応する回路構成で示したものである。この図10に示す構成は図9に示した構成に加え、駆動用TFT12に対して並列接続されて、逆バイアス電圧の印加状態で導通状態となるダイオード18を備えた構成とされている。この構成においてもEL素子14に逆バイアス電圧を印加する場合においては、切り換えスイッチS1,S2は図とは逆の状態に切り換えられる。これにより、駆動用TFT12に対して並列接続されたダイオード18は導通状態となり、EL素子14に対して効果的に逆バイアス電圧を印加することができる。

[0050]

そして、EL素子14に対する逆バイアス電圧の印加状態においては、TFT 21, TFT11はPチャンネルにより構成されているので、共にオフ状態を維持する。したがって、図7に基づいて説明したようにVLcathとVHdataまたはVLdataが短絡状態となる不具合を効果的に回避することができる。なお、図10に示す実施の形態においては、駆動用TFT12に対してダイオード18が並列接続されているが、このダイオード18に代えて逆バイアス電圧の印加時にオン状態に制御される例えばTFTによるスイッチング素子を配置してもよい。

[0051]

この図10に示す実施の形態においても、同様にEL素子に対して効果的に逆バイアス電圧を加えることができ、素子の長寿命化を図ることができる。また、EL素子14に対する順方向電流の供給および逆バイアス電圧の供給を、同様に絶対値の低い電源電圧の組み合わせにより実現することができる。さらに図10に示す実施の形態によると、制御用TFT11、駆動用TFT12、消去用TFT21として、共にPチャンネルのTFTを利用したことで、逆バイアス電圧の印加状態においては、VLcathとVHdataまたはVLdataが短絡状態となる不具合を効果的に回避することができる。

[0052]

図11は、この発明にかかる第4の実施の形態について1つの画素10に対応する回路構成で示したものである。この図11に示す構成はいわゆるカレントミラー方式による駆動手段を利用したものであり、カレントミラー動作により電荷保持用コンデンサへの書き込み処理、並びに点灯駆動動作がなされるように構成されている。この図11に示す構成においてもVHanod=10V、VLcath=-5Vの電源が利用される。すなわち、EL素子14に対して順方向電流を流す場合、およびEL素子14に逆バイアス電圧を印加する場合において、切り換えスイッチS1,S2を介して前記VHanod=10V、VLcath=-5Vの出力極性を反転させて用いるように構成されている。

[0053]

また、Pチャンネルの駆動用TFT12にゲートが共通接続されて同じくPチャンネルのTFT22が対称的に備えられており、両TFT12,22のゲートとソース間に電荷保持用のコンデンサ13が接続されている。また、前記TFT22のゲートとドレイン間には同じくPチャンネルの制御用TFT11が接続されており、この制御用TFT11のオン動作により、TFT12,22はカレントミラーとして機能する。すなわち、制御用TFT11のオン動作と共にPチャンネルにより構成されたスイッチング用TFT23もオン動作されるように構成されており、これにより、スイッチング用TFT23を介して書き込み用電流源Idが接続されるように構成されている。

[0054]

これにより、アドレス期間においてはVHanod=10Vの電源から、スイッチS2、TFT22、TFT23を介して書き込み用電流源Idに流れる電流経路が形成される。またカレントミラーの作用により、電流源Idに流れる電流に対応した電流が、駆動用TFT12を介してEL素子14に対して供給される。前記した動作によりコンデンサ13には書き込み用電流源Idに流れる電流値に対応したTFT22のゲート電圧が書き込まれる。そして、コンデンサ13に所定の電圧値が書き込まれた後には、制御用TFT11はオフ状態になされ、駆動用TFT12は、コンデンサ13に蓄積された電荷に基づいて所定の電流をEL素子14に供給するように作用し、これにより、TFT12は発光駆動される。

[0055]

一方、逆バイアス電圧の印加タイミングにおいては、切り換えスイッチ S1, S2 は、図とは逆方向に切り換えられ、駆動用TFT12のソースにV L cath= -5 Vが供給され、E L素子14の陰極にはV Hanod=10 Vが供給される。この瞬間において駆動用TFT12のゲートには、前記コンデンサ13に蓄積されていた電荷に対して、さらにV L cath= -5 Vの電圧が重畳されて印加される。

[0056]

この時の駆動用TFT12のゲートに印加される電圧レベルは、前記VLcath (=-5 V) よりもさらにマイナス方向にシフトされた電圧になされる。これにより、駆動用TFT12はPチャンネルであるがためオン状態になされ、EL素子14には駆動用TFT12を介して、効果的に逆バイアス電圧が印加される。また、制御用TFT11においては、Pチャンネルであるがためカットオフ状態を維持する。なお、ここではコンデンサ13の電荷を放電させるリセット動作を実行しない場合について説明したが、リセット動作を行っても、作用効果は同様である。

[0057]

以上説明した図11に示す実施の形態においても、EL素子に対する逆バイアス電圧の印加時においては、駆動用TFT12をオン状態とすることができるので、駆動用TFTを介してEL素子に対して効果的に逆バイアス電圧を加えることができ、素子の長寿命化を図ることができる。また、EL素子14に対する順方向電流の供給および逆バイアス電圧の供給を、絶対値の低い電源電圧の組み合わせにより実現することができる。

[0058]

図12は、この発明にかかる第5の実施の形態について1つの画素10に対応する回路構成で示したものである。この図12に示す構成も図11で説明した例と同様のカレントミラー方式が採用されている。そして、図11で説明した例との相違点は、スイッチング用TFT23がNチャンネルにより構成されている点である。この構成においても、駆動用TFT12および制御用TFT11は、共にPチャンネルで構成されており、その作用効果は図11に示した例と同様であ

る。

[0059]

図13は、この発明にかかる第6の実施の形態について1つの画素10に対応する回路構成で示したものであり、この発明を電流プログラミング方式に採用した例を示している。この図13に示す構成においても、VHanod=10V、VL cath=-5 Vの電源が利用される。すなわち、EL素子14に対して順方向電流を流す場合、およびEL素子14に逆バイアス電圧を印加する場合において、切り換えスイッチS1 、S2 を介して前記VHanod=10V、VLcath=-5 Vの出力極性を反転させて用いるように構成されている。

[0060]

そして、前記切り換えスイッチ間にスイッチング用TFT25および駆動用の Pチャンネル型TFT12とEL素子14の直列回路が挿入された構成とされて いる。また、前記駆動用TFT12のソースとゲート間に電荷保持用のコンデン サ13が接続され、駆動用TFT12のゲートとドレインとの間には制御用のP チャンネル型TFT11が接続されている。さらに駆動用TFT12のソースに はスイッチング用TFT26を介して書き込み用電流源Id が接続されている。

[0061]

図13に示した構成においては、制御用TFT11およびスイッチング用TFT26の各ゲートに制御信号が供給され、これらはオン状態になされる。これに伴い駆動用TFT12もオンされ、駆動用TFT12を介して書き込み用電流源 I d からの電流が流れる。この時、書き込み用電流源 I d からの電流に対応した電圧がコンデンサ13に保持される。

[0062]

一方、EL素子の発光動作時には制御用TFT11およびスイッチング用TFT26は、共にオフ状態になされ、スイッチング用TFT25がオンされる。これにより、駆動用TFT12のソース側に、スイッチS2を介してVHanod=10Vが印加され、EL素子14の陰極にはスイッチS1を介してVLcath=-5Vが印加される。駆動用TFT12のドレイン電流は、前記コンデンサ13に保持された電荷によって決定され、EL素子の階調制御がなされる。

[0063]

一方、逆バイアス電圧の印加タイミングにおいては、切り換えスイッチS1, S2 は、図とは逆方向に切り換えられ、スイッチングTFT25を介して駆動用TFT12のソース側にVLcath=-5 Vが供給され、EL素子14の陰極にはVHanod=10 Vが供給される。この瞬間において駆動用TFT12のゲートには、前記コンデンサ13に蓄積されていた電荷に対して、さらにVLcath=-5 Vの電圧が重畳されて印加される。

[0064]

この時の駆動用TFT12のゲートに印加される電圧レベルは、前記VLcath (=-5V)よりもさらにマイナス方向にシフトされた電圧になされる。これにより、駆動用TFT12はPチャンネルであるがためオン状態になされ、EL素子14には駆動用TFT12を介して、効果的に逆バイアス電圧が印加される。また、制御用TFT11においては、Pチャンネルであるがためカットオフ状態を維持する。なお、ここではコンデンサ13の電荷を放電させるリセット動作を実行しない場合について説明したが、リセット動作を行っても、作用効果は同様である。

[0065]

この図13に示した実施の形態においても、EL素子に対する逆バイアス電圧の印加時においては、駆動用TFT12をオン状態とすることができる。したがって、駆動用TFTを介してEL素子に対して効果的に逆バイアス電圧を加えることができ、素子の長寿命化を図ることができる。また、EL素子14に対する順方向電流の供給および逆バイアス電圧の供給を、絶対値の低い電源電圧の組み合わせにより実現することができる。

[0066]

図14は、この発明にかかる第7の実施の形態について1つの画素10に対応する回路構成で示したものであり、この発明を電圧プログラミング方式に採用した例を示している。この図14に示す構成においても、VHanod=10V、VLcath=-5Vの電源が利用される。すなわち、EL素子14に対して順方向電流を流す場合、およびEL素子14に逆バイアス電圧を印加する場合において、切

り換えスイッチ S1 , S2 を介して前記 V Hanod = 10 V 、 V L cath = -5 V の 出力極性を反転させて用いるように構成されている。

[0067]

この構成においては、駆動用TFT12に対してスイッチング用TFT28が 直列接続され、さらに前記TFT28にEL素子14が直列接続されている。ま た、電荷保持用のコンデンサ13は駆動用TFT12のゲートとソース間に接続 され、また制御用のTFT11は、駆動用TFT12のゲートとドレイン間に接 続されている。加えてこの電圧プログラミング方式においては、駆動用TFT1 2のゲートに対して、データラインよりスイッチング用TFT29およびコンデ ンサ30を介して駆動用TFT12のゲート側にデータ信号が供給されるように 構成されている。

[0068]

前記した電圧プログラミング方式においては、TFT11およびTFT28がオンされ、これに伴い駆動用TFT12のオン状態が確保される。次の瞬間にTFT28がオフされることにより、駆動用TFT12のドレイン電流は制御用TFT11を介して駆動用TFT12のゲートに回り込む。これにより、駆動用TFT12のゲート・ソース間電圧が、TFT12のスレッショルド電圧に等しくなるまで、ゲート・ソース間電圧が押し上げられ、この時点で駆動用TFT12はオフする。そして、この時のゲート・ソース間電圧がコンデンサ13に保持され、このコンデンサ電圧によってEL素子14の駆動電流が制御される。すなわち、この電圧プログラミング方式においては、駆動用TFT12におけるスレッショルド電圧のばらつきを補償するように作用する。

[0069]

この図14に示した構成においても、逆バイアス電圧の印加タイミングにおいては、切り換えスイッチ S1 , S2 は、図とは逆方向に切り換えられ、駆動用T FT 12のソース側にVL cath=-5 Vが供給され、EL素子 14 の陰極にはVH anod=10 Vが供給される。この瞬間において駆動用TFT 12 のゲートには、前記コンデンサ13 に蓄積されていた電荷に対して、さらにVL cath=-5 V の電圧が重畳されて印加される。

[0070]

この時の駆動用TFT12のゲートに印加される電圧レベルは、前記VLcath (=-5V)よりもさらにマイナス方向にシフトされた電圧になされる。これにより、駆動用TFT12はPチャンネルであるがためオン状態になされ、EL素子14には駆動用TFT12を介して、効果的に逆バイアス電圧が印加される。また、制御用TFT11においては、Pチャンネルであるがためカットオフ状態を維持する。なお、ここではコンデンサ13の電荷を放電させるリセット動作を実行しない場合について説明したが、リセット動作を行っても、作用効果は同様である。

[0071]

この図14に示した実施の形態においても、EL素子に対する逆バイアス電圧の印加時においては、同様に駆動用TFT12をオン状態とすることができる。したがって、駆動用TFTを介してEL素子に対して効果的に逆バイアス電圧を加えることが可能であり、素子の長寿命化を図ることができる。また、EL素子14に対する順方向電流の供給および逆バイアス電圧の供給を、絶対値の低い電源電圧の組み合わせにより実現することができる。

[0072]

図15は、この発明にかかる第8の実施の形態について1つの画素10に対応する回路構成で示したものであり、この発明をスレッショルド電圧補正方式に採用した例を示している。この図15に示す構成においても、VHanod=10V、VLcath=-5Vの電源が利用される。すなわち、EL素子14に対して順方向電流を流す場合、およびEL素子14に逆バイアス電圧を印加する場合において、切り換えスイッチS1,S2を介して前記VHanod=10V、VLcath=-5Vの出力極性を反転させて用いるように構成されている。

[0073]

この構成においては、Pチャンネルで構成された駆動用TFT12に対してE L素子14が直列接続され、また駆動用TFT12のゲート・ソース間に電荷保 持用のコンデンサ13が接続されている。すなわち、この基本構成においては、 図8に示した構成と同等である。一方、図15に示す構成においては、Pチャン ネルで構成された制御用のTFT11のドレインと駆動用TFT12のゲートとの間にはPチャンネルで構成されたTFT32とダイオード33との並列接続体が挿入されている。なお、前記TFT32はそのゲート・ドレイン間は短絡状態に構成されており、したがってこれは制御用のTFT11から駆動用TFT12のゲートに向かってスレッショルド特性を与える素子として機能する。

[0074]

この構成によると、1つの画素内に形成された互いのTFTにおけるスレッショルド特性は非常に近似した特性になされるので、そのスレッショルド特性を効果的にキャンセルさせることができる。

[0075]

この図15に示した構成においては、図8に基づいて説明した作用と同様な動作を行うことができる。そして、スイッチS1, S2を切り換えてEL素子14に逆バイアス電圧を供給した場合、コンデンサ13を介して駆動用TFT12をオン状態にすることができ、EL素子14に対して駆動用TFT12を介して、効果的に逆バイアス電圧を印加させることができる。

[0076]

したがって、この図15に示した実施の形態においても、EL素子に対する逆バイアス電圧の印加時においては、同様に駆動用TFT12をオン状態とすることができる。それ故、駆動用TFTを介してEL素子に対して効果的に逆バイアス電圧を加えることが可能であり、素子の長寿命化を図ることができる。また、EL素子14に対する順方向電流の供給および逆バイアス電圧の供給を、絶対値の低い電源電圧の組み合わせにより実現することができる。

[0077]

なお、以上説明したこの発明にかかる各実施の形態においては、駆動用TFT および制御用TFTのいずれもが、Pチャンネルを用いた例を示している。しか しながら、駆動用TFTおよび制御用TFTのいずれもNチャンネルのTFTを 用いることによっても、同様の作用効果を得ることができる。

[0078]

また、以上説明したこの発明にかかる各実施の形態においては、EL素子に順

方向電流を供給する場合、および逆バイアス電圧を供給する場合のいずれにおいても、正電位の電源電圧(実施の形態においては、V Hanod = 1 0 V)と、負電位の電源電圧(実施の形態においては、V L cath = -5 V)との組み合わせをそれぞれ利用するようにしている。しかしながら、E L 素子に順方向電流を供給する場合と、逆バイアス電圧を供給する場合において、正負の各電源電圧として、前記したように必ずしも同一電位を組み合わせて利用する必要はなく、正負の各電源電圧として異なる電位レベルの組み合わせを利用しても、同様の作用効果を得ることができる。

[0079]

さらに、図8に示したコンダクタンスコントロール方式、図11および図12 に示したカレントミラー方式、図13に示した電流プログラミング方式、図14 に示した電圧プログラミング方式、および図15に示したスレッショルド電圧補 正方式を採用した各構成においても、図10に示した例と同様に、逆バイアス電 圧の印加状態で導通状態となるダイオード18を駆動用TFT12に対して並列 接続させた構成とすることができる。

【図面の簡単な説明】

【図1】

従来のアクティブマトリクス型表示パネルにおける1つの画素に対応する回路 構成の一例を示した結線図である。

【図2】

図1に示した各画素の回路構成を、表示パネルに配列した状態を模式的に示した平面図である。

【図3】

発光素子に逆バイアス電圧を印加する場合において考えられる第1の回路構成 を示した画素単位の結線図である。

【図4】

同じく第2の回路構成を示した画素単位の結線図である。

【図5】

同じく第3の回路構成を示した画素単位の結線図である。

【図6】

同じく第4の回路構成を示した画素単位の結線図である。

【図7】

同じく第5の回路構成を示した画素単位の結線図である。

【図8】

この発明にかかる第1の実施の形態を示した画素単位の結線図である。

【図9】

同じく第2の実施の形態を示した画素単位の結線図である。

【図10】

同じく第3の実施の形態を示した画素単位の結線図である。

【図11】

同じく第4の実施の形態を示した画素単位の結線図である。

【図12】

同じく第5の実施の形態を示した画素単位の結線図である。

【図13】

同じく第6の実施の形態を示した画素単位の結線図である。

【図14】

同じく第7の実施の形態を示した画素単位の結線図である。

【図15】

同じく第8の実施の形態を示した画素単位の結線図である。

【符号の説明】

- 10 画素
- 11 制御用TFT
- 1 2 駆動用TFT
- 13 コンデンサ
- 14 発光素子(有機EL素子)
- 18 ダイオード
- 20 表示パネル
- 33 ダイオード

特2002-278928

A1 ~An 制御ライン(制御線)


B1 ~Bm データライン (データ線)

Id 書き込み用電流源


S1, S2 切り換えスイッチ

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】



【図14】



【図15】



【書類名】 要約書

【要約】

【課題】 発光素子に対して駆動用TFTを介して効果的に逆バイアス電圧を印加することができるアクティブマトリクス型発光表示パネルの駆動装置を提供すること。

【解決手段】 1つの画素10を構成する発光素子14は、制御用TFT11および駆動用TFT12によって点灯駆動される。駆動用TFT12と発光素子14の直列回路は、スイッチS1, S2を介して電源回路に接続されており、発光素子に対して順方向電流を供給する状態、および発光素子に対して逆バイアス電圧が印加される状態が選択される。前記制御用TFT11および駆動用TFT12として共に同一チャンネルのTFTを用いることにより、発光素子14に逆バイアス電圧を印加させた場合、駆動用TFT12をオン状態に維持することができる。これにより、発光素子に対して効果的に逆バイアス電圧を印加させることが可能となる。

【選択図】 図8